Attrezzatura per l'assottigliamento dei wafer per la lavorazione di wafer in zaffiro/SiC/Si da 4 a 12 pollici

1. Imballaggio avanzato
• Circuiti integrati 3D: l'assottigliamento dei wafer consente l'impilamento verticale di chip logici/di memoria (ad esempio, stack HBM), ottenendo una larghezza di banda 10 volte superiore e un consumo energetico ridotto del 50% rispetto alle soluzioni 2.5D. L'apparecchiatura supporta l'ibrid bonding e l'integrazione TSV (Through-Silicon Via), fondamentali per i processori AI/ML che richiedono un passo di interconnessione <10 μm. Ad esempio, i wafer da 12 pollici assottigliati a 25 μm consentono l'impilamento di oltre 8 strati mantenendo una deformazione <1,5%, essenziale per i sistemi LiDAR per il settore automobilistico.

• Packaging Fan-Out: riducendo lo spessore del wafer a 30 μm, la lunghezza delle interconnessioni si riduce del 50%, minimizzando il ritardo del segnale (<0,2 ps/mm) e consentendo la realizzazione di chiplet ultrasottili da 0,4 mm per i SoC mobili. Il processo sfrutta algoritmi di rettifica con compensazione dello stress per prevenire la deformazione (controllo TTV >50 μm), garantendo l'affidabilità nelle applicazioni RF ad alta frequenza.

2. Elettronica di potenza
• Moduli IGBT: l'assottigliamento a 50 μm riduce la resistenza termica a <0,5 °C/W, consentendo ai MOSFET SiC da 1200 V di funzionare a temperature di giunzione di 200 °C. Le nostre apparecchiature utilizzano una rettifica multistadio (grossolana: grana da 46 μm → fine: grana da 4 μm) per eliminare i danni al sottosuolo, raggiungendo oltre 10.000 cicli di affidabilità termica. Questo è fondamentale per gli inverter per veicoli elettrici, dove i wafer SiC da 10 μm di spessore migliorano la velocità di commutazione del 30%.
• Dispositivi di potenza GaN su SiC: l'assottigliamento dei wafer a 80 μm migliora la mobilità degli elettroni (μ > 2000 cm²/V·s) per gli HEMT GaN da 650 V, riducendo le perdite di conduzione del 18%. Il processo utilizza il dicing assistito da laser per prevenire la formazione di crepe durante l'assottigliamento, ottenendo una scheggiatura dei bordi <5 μm per gli amplificatori di potenza RF.

3. Optoelettronica
• LED GaN su SiC: i substrati in zaffiro da 50 μm migliorano l'efficienza di estrazione della luce (LEE) all'85% (rispetto al 65% dei wafer da 150 μm) riducendo al minimo l'intrappolamento dei fotoni. Il controllo TTV ultra-basso delle nostre apparecchiature (<0,3 μm) garantisce un'emissione LED uniforme su wafer da 12 pollici, fondamentale per i display Micro-LED che richiedono un'uniformità di lunghezza d'onda <100 nm.
• Fotonica al silicio: wafer di silicio spessi 25 μm consentono una perdita di propagazione inferiore di 3 dB/cm nelle guide d'onda, essenziale per i transceiver ottici da 1,6 Tbps. Il processo integra la levigatura CMP per ridurre la rugosità superficiale a Ra <0,1 nm, migliorando l'efficienza di accoppiamento del 40%.

4. Sensori MEMS
• Accelerometri: i wafer di silicio da 25 μm raggiungono un SNR >85 dB (rispetto ai 75 dB dei wafer da 50 μm) aumentando la sensibilità allo spostamento della massa di prova. Il nostro sistema di rettifica a doppio asse compensa i gradienti di stress, garantendo una deriva di sensibilità <0,5% tra -40 °C e 125 °C. Le applicazioni includono il rilevamento di incidenti automobilistici e il tracciamento del movimento AR/VR.

• Sensori di pressione: l'assottigliamento a 40 μm consente intervalli di misurazione da 0 a 300 bar con un'isteresi <0,1% FS. Utilizzando l'incollaggio temporaneo (supporti in vetro), il processo evita la frattura del wafer durante l'incisione sul retro, ottenendo una tolleranza alla sovrapressione <1 μm per i sensori IoT industriali.

• Sinergia tecnica: le nostre apparecchiature per l'assottigliamento dei wafer uniscono la rettifica meccanica, la lucidatura a plasma (CMP) e l'incisione al plasma per affrontare le diverse sfide dei materiali (Si, SiC, Zaffiro). Ad esempio, il GaN su SiC richiede una rettifica ibrida (mole diamantate + plasma) per bilanciare durezza ed espansione termica, mentre i sensori MEMS richiedono una rugosità superficiale inferiore a 5 nm tramite lucidatura CMP.

• Impatto sul settore: consentendo wafer più sottili e dalle prestazioni più elevate, questa tecnologia stimola l'innovazione nei chip AI, nei moduli 5G mmWave e nell'elettronica flessibile, con tolleranze TTV <0,1 μm per i display pieghevoli e <0,5 μm per i sensori LiDAR per autoveicoli.