Wafer SiC da 4 pollici Substrati SiC semi-isolanti 6H prime, di ricerca e di grado fittizio

Wafer SiC da 4 pollici Substrati SiC semiisolanti 6H di prima scelta, di ricerca e di grado fittizio Immagine in evidenza

Breve descrizione:

Il substrato di carburo di silicio semi-isolato è formato mediante taglio, molatura, lucidatura, pulizia e altre tecnologie di lavorazione dopo la crescita del cristallo di carburo di silicio semi-isolato. Sul substrato viene coltivato uno strato o uno strato di cristallo multistrato che soddisfa i requisiti di qualità dell'epitassia, quindi viene realizzato il dispositivo RF a microonde combinando la progettazione del circuito e il confezionamento. Disponibili come substrati monocristallini in carburo di silicio semiisolati da 2 pollici, 3 pollici, 4 pollici, 6 pollici e 8 pollici per uso industriale, di ricerca e di test.

Inviaci un'e-mail

Dettagli del prodotto

Tag dei prodotti

Specifiche del prodotto

Grado			Grado di produzione MPD zero (grado Z)			Grado di produzione standard (grado P)		Grado fittizio (grado D)
Diametro			99,5 mm~100,0 mm
	4H-SI		500 μm±20 μm			500 μm±25 μm
Orientamento dei wafer			Fuori asse: 4,0° verso < 1120 > ±0,5° per 4H-N, In asse: <0001>±0,5° per 4H-SI
	4H-SI		≤1 cm^-2			≤5cm^-2		≤15 cm^-2
	4H-SI		≥1E9 Ω·cm					≥1E5 Ω·cm
Orientamento piatto primario		{10-10} ±5,0°
Lunghezza piatta primaria		32,5 mm±2,0 mm
Lunghezza piatta secondaria		18,0 mm±2,0 mm
Orientamento piatto secondario		Silicio rivolto verso l'alto: 90° CW. da Prime piatto ±5,0°
Esclusione dei bordi		3 mm
LTV/TTV/Arco/Deformazione		≤3 μm/≤5 μm/≤15 μm/≤30 μm						≤10 μm/≤15 μm/≤25 μm/≤40 μm
Rugosità			faccia C				Polacco		Ra ≤ 1 nm
			Sì, faccia	CMP	Ra ≤ 0,2 nm					Ra ≤ 0,5 nm
Crepe sui bordi dovute a luce ad alta intensità		Nessuno						Lunghezza cumulativa ≤ 10 mm, singola lunghezza ≤2 mm
Piastre esagonali con luce ad alta intensità		Area cumulativa ≤0,05%						Area cumulativa ≤0,1%
Aree di politipo mediante luce ad alta intensità		Nessuno						Area cumulativa ≤ 3%
Inclusioni visive di carbonio		Area cumulativa ≤0,05%						Area cumulativa ≤3%
Graffi superficiali in silicio dovuti alla luce ad alta intensità		Nessuno						Lunghezza cumulativa ≤ 1＊diametro del wafer
Chip di bordo ad alta intensità di luce		Nessuno consentito Larghezza e profondità ≥ 0,2 mm						5 consentiti, ≤1 mm ciascuno
Contaminazione della superficie del silicio ad alta intensità		Nessuno
Confezione		Cassetta multi-wafer o contenitore per wafer singolo