Riassunto del wafer di SiC
I wafer di carburo di silicio (SiC) sono diventati il substrato di scelta per l'elettronica ad alta potenza, alta frequenza e alta temperatura nei settori automobilistico, delle energie rinnovabili e aerospaziale. Il nostro portfolio comprende politipi e schemi di drogaggio chiave: 4H drogato con azoto (4H-N), semiisolante ad alta purezza (HPSI), 3C drogato con azoto (3C-N) e 4H/6H di tipo p (4H/6H-P), offerti in tre livelli di qualità: PRIME (substrati completamente lucidati, per dispositivi), DUMMY (lappati o non lucidati per prove di processo) e RESEARCH (strati epi e profili di drogaggio personalizzati per R&S). I diametri dei wafer sono di 2", 4", 6", 8" e 12" per adattarsi sia agli utensili tradizionali che alle fabbriche più avanzate. Forniamo anche boule monocristalline e cristalli di innesco orientati con precisione per supportare la crescita dei cristalli internamente.
I nostri wafer 4H-N presentano densità di portatori da 1×10¹⁶ a 1×10¹⁹ cm⁻³ e resistività di 0,01–10 Ω·cm, offrendo un'eccellente mobilità elettronica e campi di breakdown superiori a 2 MV/cm, ideali per diodi Schottky, MOSFET e JFET. I substrati HPSI superano la resistività di 1×10¹² Ω·cm con densità dei micropipe inferiori a 0,1 cm⁻², garantendo perdite minime per dispositivi RF e microonde. Il 3C-N cubico, disponibile nei formati da 2" e 4", consente l'eteroepitassia su silicio e supporta nuove applicazioni fotoniche e MEMS. I wafer 4H/6H-P di tipo P, drogati con alluminio a 1×10¹⁶–5×10¹⁸ cm⁻³, facilitano architetture di dispositivi complementari.
I wafer PRIME vengono sottoposti a lucidatura chimico-meccanica fino a raggiungere una rugosità superficiale RMS <0,2 nm, una variazione di spessore totale inferiore a 3 µm e una curvatura <10 µm. I substrati DUMMY accelerano i test di assemblaggio e confezionamento, mentre i wafer RESEARCH presentano spessori epi-layer di 2-30 µm e un drogaggio personalizzato. Tutti i prodotti sono certificati mediante diffrazione dei raggi X (curva di rocking <30 arcsec) e spettroscopia Raman, con test elettrici (misurazioni di Hall, profilazione C-V e scansione di micropipe) che garantiscono la conformità JEDEC e SEMI.
Boules fino a 150 mm di diametro vengono coltivate tramite PVT e CVD con densità di dislocazione inferiori a 1×10³ cm⁻² e basso numero di micropipe. I cristalli di seme vengono tagliati entro 0,1° dall'asse C per garantire una crescita riproducibile e rese di affettatura elevate.
Combinando più politipi, varianti di drogaggio, gradi di qualità, dimensioni dei wafer e produzione interna di boule e cristalli seed, la nostra piattaforma di substrati SiC semplifica le catene di fornitura e accelera lo sviluppo di dispositivi per veicoli elettrici, reti intelligenti e applicazioni in ambienti difficili.
Riassunto del wafer di SiC
I wafer di carburo di silicio (SiC) sono diventati il substrato di scelta per l'elettronica ad alta potenza, alta frequenza e alta temperatura nei settori automobilistico, delle energie rinnovabili e aerospaziale. Il nostro portfolio comprende politipi e schemi di drogaggio chiave: 4H drogato con azoto (4H-N), semiisolante ad alta purezza (HPSI), 3C drogato con azoto (3C-N) e 4H/6H di tipo p (4H/6H-P), offerti in tre livelli di qualità: PRIME (substrati completamente lucidati, per dispositivi), DUMMY (lappati o non lucidati per prove di processo) e RESEARCH (strati epi e profili di drogaggio personalizzati per R&S). I diametri dei wafer sono di 2", 4", 6", 8" e 12" per adattarsi sia agli utensili tradizionali che alle fabbriche più avanzate. Forniamo anche boule monocristalline e cristalli di innesco orientati con precisione per supportare la crescita dei cristalli internamente.
I nostri wafer 4H-N presentano densità di portatori da 1×10¹⁶ a 1×10¹⁹ cm⁻³ e resistività di 0,01–10 Ω·cm, offrendo un'eccellente mobilità elettronica e campi di breakdown superiori a 2 MV/cm, ideali per diodi Schottky, MOSFET e JFET. I substrati HPSI superano la resistività di 1×10¹² Ω·cm con densità dei micropipe inferiori a 0,1 cm⁻², garantendo perdite minime per dispositivi RF e microonde. Il 3C-N cubico, disponibile nei formati da 2" e 4", consente l'eteroepitassia su silicio e supporta nuove applicazioni fotoniche e MEMS. I wafer 4H/6H-P di tipo P, drogati con alluminio a 1×10¹⁶–5×10¹⁸ cm⁻³, facilitano architetture di dispositivi complementari.
I wafer PRIME vengono sottoposti a lucidatura chimico-meccanica fino a raggiungere una rugosità superficiale RMS <0,2 nm, una variazione di spessore totale inferiore a 3 µm e una curvatura <10 µm. I substrati DUMMY accelerano i test di assemblaggio e confezionamento, mentre i wafer RESEARCH presentano spessori epi-layer di 2-30 µm e un drogaggio personalizzato. Tutti i prodotti sono certificati mediante diffrazione dei raggi X (curva di rocking <30 arcsec) e spettroscopia Raman, con test elettrici (misurazioni di Hall, profilazione C-V e scansione di micropipe) che garantiscono la conformità JEDEC e SEMI.
Boules fino a 150 mm di diametro vengono coltivate tramite PVT e CVD con densità di dislocazione inferiori a 1×10³ cm⁻² e basso numero di micropipe. I cristalli di seme vengono tagliati entro 0,1° dall'asse C per garantire una crescita riproducibile e rese di affettatura elevate.
Combinando più politipi, varianti di drogaggio, gradi di qualità, dimensioni dei wafer e produzione interna di boule e cristalli seed, la nostra piattaforma di substrati SiC semplifica le catene di fornitura e accelera lo sviluppo di dispositivi per veicoli elettrici, reti intelligenti e applicazioni in ambienti difficili.
Immagine del wafer di SiC
Scheda tecnica del wafer SiC tipo 4H-N da 6 pollici
| Scheda tecnica dei wafer SiC da 6 pollici | ||||
| Parametro | Sottoparametro | Grado Z | Grado P | Grado D |
| Diametro | 149,5–150,0 millimetri | 149,5–150,0 millimetri | 149,5–150,0 millimetri | |
| Spessore | 4H‑N | 350 µm ± 15 µm | 350 µm ± 25 µm | 350 µm ± 25 µm |
| Spessore | 4H‑SI | 500 µm ± 15 µm | 500 µm ± 25 µm | 500 µm ± 25 µm |
| Orientamento del wafer | Fuori asse: 4,0° verso <11-20> ±0,5° (4H-N); Sull'asse: <0001> ±0,5° (4H-SI) | Fuori asse: 4,0° verso <11-20> ±0,5° (4H-N); Sull'asse: <0001> ±0,5° (4H-SI) | Fuori asse: 4,0° verso <11-20> ±0,5° (4H-N); Sull'asse: <0001> ±0,5° (4H-SI) | |
| Densità del microtubo | 4H‑N | ≤ 0,2 cm⁻² | ≤ 2 cm⁻² | ≤ 15 cm⁻² |
| Densità del microtubo | 4H‑SI | ≤ 1 cm⁻² | ≤ 5 cm⁻² | ≤ 15 cm⁻² |
| Resistività | 4H‑N | 0,015–0,024 Ω·cm | 0,015–0,028 Ω·cm | 0,015–0,028 Ω·cm |
| Resistività | 4H‑SI | ≥ 1×10¹⁰ Ω·cm | ≥ 1×10⁵ Ω·cm | |
| Orientamento primario piatto | [10-10] ± 5,0° | [10-10] ± 5,0° | [10-10] ± 5,0° | |
| Lunghezza piana primaria | 4H‑N | 47,5 millimetri ± 2,0 millimetri | ||
| Lunghezza piana primaria | 4H‑SI | Tacca | ||
| Esclusione del bordo | 3 millimetri | |||
| Warp/LTV/TTV/Arco | ≤2,5 µm / ≤6 µm / ≤25 µm / ≤35 µm | ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm | ||
| Rugosità | Polacco | Ra ≤ 1 nm | ||
| Rugosità | CMP | Ra ≤ 0,2 nm | Ra ≤ 0,5 nm | |
| Crepe sui bordi | Nessuno | Lunghezza cumulativa ≤ 20 mm, singola ≤ 2 mm | ||
| Piastre esagonali | Area cumulativa ≤ 0,05% | Area cumulativa ≤ 0,1% | Area cumulativa ≤ 1% | |
| Aree politipo | Nessuno | Area cumulativa ≤ 3% | Area cumulativa ≤ 3% | |
| Inclusioni di carbonio | Area cumulativa ≤ 0,05% | Area cumulativa ≤ 3% | ||
| Graffi superficiali | Nessuno | Lunghezza cumulativa ≤ 1 × diametro del wafer | ||
| Chip di bordo | Nessuno consentito ≥ 0,2 mm di larghezza e profondità | Fino a 7 chip, ≤ 1 mm ciascuno | ||
| TSD (lussazione della vite filettata) | ≤ 500 cm⁻² | N / A | ||
| BPD (lussazione del piano base) | ≤ 1000 cm⁻² | N / A | ||
| Contaminazione superficiale | Nessuno | |||
| Confezione | Cassetta multi-wafer o contenitore singolo per wafer | Cassetta multi-wafer o contenitore singolo per wafer | Cassetta multi-wafer o contenitore singolo per wafer | |
Scheda tecnica del wafer SiC tipo 4H-N da 4 pollici
| Scheda tecnica del wafer SiC da 4 pollici | |||
| Parametro | Produzione MPD pari a zero | Grado di produzione standard (grado P) | Grado fittizio (grado D) |
| Diametro | 99,5 mm–100,0 mm | ||
| Spessore (4H-N) | 350 µm±15 µm | 350 µm±25 µm | |
| Spessore (4H-Si) | 500 µm±15 µm | 500 µm±25 µm | |
| Orientamento del wafer | Fuori asse: 4,0° verso <1120> ±0,5° per 4H-N; Sull'asse: <0001> ±0,5° per 4H-Si | ||
| Densità del microtubo (4H-N) | ≤0,2 cm⁻² | ≤2 cm⁻² | ≤15 cm⁻² |
| Densità del microtubo (4H-Si) | ≤1 cm⁻² | ≤5 cm⁻² | ≤15 cm⁻² |
| Resistività (4H-N) | 0,015–0,024 Ω·cm | 0,015–0,028 Ω·cm | |
| Resistività (4H-Si) | ≥1E10 Ω·cm | ≥1E5 Ω·cm | |
| Orientamento primario piatto | [10-10] ±5,0° | ||
| Lunghezza piana primaria | 32,5 millimetri ±2,0 millimetri | ||
| Lunghezza piatta secondaria | 18,0 millimetri ±2,0 millimetri | ||
| Orientamento piatto secondario | Faccia in silicone verso l'alto: 90° CW dalla superficie piana principale ±5,0° | ||
| Esclusione del bordo | 3 millimetri | ||
| LTV/TTV/Bow Warp | ≤2,5 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| Rugosità | Ra polacco ≤1 nm; CMP Ra ≤0,2 nm | Ra ≤0,5 nm | |
| Crepe sui bordi causate da luce ad alta intensità | Nessuno | Nessuno | Lunghezza cumulativa ≤10 mm; lunghezza singola ≤2 mm |
| Piastre esagonali ad alta intensità luminosa | Area cumulativa ≤0,05% | Area cumulativa ≤0,05% | Area cumulativa ≤0,1% |
| Aree politipiche mediante luce ad alta intensità | Nessuno | Area cumulativa ≤3% | |
| Inclusioni visive di carbonio | Area cumulativa ≤0,05% | Area cumulativa ≤3% | |
| Graffi superficiali in silicio causati da luce ad alta intensità | Nessuno | Lunghezza cumulativa ≤1 diametro del wafer | |
| Chip di bordo per luce ad alta intensità | Non sono ammessi valori di larghezza e profondità ≥0,2 mm | 5 consentiti, ≤1 mm ciascuno | |
| Contaminazione della superficie del silicio da luce ad alta intensità | Nessuno | ||
| Lussazione della vite filettata | ≤500 cm⁻² | N / A | |
| Confezione | Cassetta multi-wafer o contenitore singolo per wafer | Cassetta multi-wafer o contenitore singolo per wafer | Cassetta multi-wafer o contenitore singolo per wafer |
Scheda tecnica del wafer SiC tipo HPSI da 4 pollici
| Scheda tecnica del wafer SiC tipo HPSI da 4 pollici | |||
| Parametro | Grado di produzione Zero MPD (grado Z) | Grado di produzione standard (grado P) | Grado fittizio (grado D) |
| Diametro | 99,5–100,0 millimetri | ||
| Spessore (4H-Si) | 500 µm ±20 µm | 500 µm ±25 µm | |
| Orientamento del wafer | Fuori asse: 4,0° verso <11-20> ±0,5° per 4H-N; Sull'asse: <0001> ±0,5° per 4H-Si | ||
| Densità del microtubo (4H-Si) | ≤1 cm⁻² | ≤5 cm⁻² | ≤15 cm⁻² |
| Resistività (4H-Si) | ≥1E9 Ω·cm | ≥1E5 Ω·cm | |
| Orientamento primario piatto | (10-10) ±5,0° | ||
| Lunghezza piana primaria | 32,5 millimetri ±2,0 millimetri | ||
| Lunghezza piatta secondaria | 18,0 millimetri ±2,0 millimetri | ||
| Orientamento piatto secondario | Faccia in silicone verso l'alto: 90° CW dalla superficie piana principale ±5,0° | ||
| Esclusione del bordo | 3 millimetri | ||
| LTV/TTV/Bow Warp | ≤3 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| Rugosità (faccia C) | Polacco | Ra ≤1 nm | |
| Rugosità (faccia Si) | CMP | Ra ≤0,2 nm | Ra ≤0,5 nm |
| Crepe sui bordi causate da luce ad alta intensità | Nessuno | Lunghezza cumulativa ≤10 mm; lunghezza singola ≤2 mm | |
| Piastre esagonali ad alta intensità luminosa | Area cumulativa ≤0,05% | Area cumulativa ≤0,05% | Area cumulativa ≤0,1% |
| Aree politipiche mediante luce ad alta intensità | Nessuno | Area cumulativa ≤3% | |
| Inclusioni visive di carbonio | Area cumulativa ≤0,05% | Area cumulativa ≤3% | |
| Graffi superficiali in silicio causati da luce ad alta intensità | Nessuno | Lunghezza cumulativa ≤1 diametro del wafer | |
| Chip di bordo per luce ad alta intensità | Non sono ammessi valori di larghezza e profondità ≥0,2 mm | 5 consentiti, ≤1 mm ciascuno | |
| Contaminazione della superficie del silicio da luce ad alta intensità | Nessuno | Nessuno | |
| Lussazione della vite filettata | ≤500 cm⁻² | N / A | |
| Confezione | Cassetta multi-wafer o contenitore singolo per wafer | ||
Data di pubblicazione: 30 giugno 2025