Nel 1965, il co-fondatore di Intel, Gordon Moore, formulò quella che sarebbe diventata la "Legge di Moore". Per oltre mezzo secolo, ha sostenuto i costanti miglioramenti nelle prestazioni dei circuiti integrati (IC) e la riduzione dei costi, fondamento della moderna tecnologia digitale. In breve: il numero di transistor su un chip raddoppia all'incirca ogni due anni.
Per anni, il progresso ha seguito questa cadenza. Ora il quadro sta cambiando. Un'ulteriore riduzione è diventata difficile; le dimensioni delle caratteristiche sono ridotte a pochi nanometri. Gli ingegneri si scontrano con limiti fisici, fasi di processo più complesse e costi crescenti. Geometrie più piccole riducono anche la resa, rendendo più difficile la produzione su larga scala. Costruire e gestire una fabbrica all'avanguardia richiede enormi capitali e competenze. Molti sostengono quindi che la Legge di Moore stia perdendo slancio.
Questo cambiamento ha aperto le porte a un nuovo approccio: i chiplet.
Un chiplet è un piccolo chip che svolge una funzione specifica, essenzialmente una fetta di quello che un tempo era un unico chip monolitico. Integrando più chiplet in un unico package, i produttori possono assemblare un sistema completo.
Nell'era monolitica, tutte le funzioni risiedevano su un unico grande die, quindi un difetto in qualsiasi punto poteva danneggiare l'intero chip. Con i chiplet, i sistemi vengono costruiti a partire da un "die noto e funzionante" (KGD), migliorando notevolmente la resa e l'efficienza produttiva.
L'integrazione eterogenea, ovvero la combinazione di die costruiti su nodi di processo diversi e per funzioni diverse, rende i chiplet particolarmente potenti. I blocchi di elaborazione ad alte prestazioni possono utilizzare i nodi più recenti, mentre la memoria e i circuiti analogici si basano su tecnologie mature ed economiche. Il risultato: prestazioni più elevate a costi inferiori.
L'industria automobilistica è particolarmente interessata. Le principali case automobilistiche stanno utilizzando queste tecniche per sviluppare i futuri SoC per veicoli, con un'adozione di massa prevista dopo il 2030. I chiplet consentono di scalare l'intelligenza artificiale e la grafica in modo più efficiente, migliorando al contempo la resa, potenziando sia le prestazioni che la funzionalità dei semiconduttori per autoveicoli.
Alcuni componenti automobilistici devono soddisfare rigorosi standard di sicurezza funzionale e quindi si basano su nodi più datati e collaudati. Nel frattempo, sistemi moderni come i sistemi avanzati di assistenza alla guida (ADAS) e i veicoli definiti dal software (SDV) richiedono una potenza di calcolo molto maggiore. I chiplet colmano questo divario: combinando microcontrollori di classe safety, ampia memoria e potenti acceleratori di intelligenza artificiale, i produttori possono personalizzare i SoC in base alle esigenze di ciascuna casa automobilistica, più velocemente.
Questi vantaggi non si limitano al settore automobilistico. Le architetture chiplet si stanno diffondendo anche nell'intelligenza artificiale, nelle telecomunicazioni e in altri settori, accelerando l'innovazione in tutti i settori e diventando rapidamente un pilastro della roadmap dei semiconduttori.
L'integrazione dei chiplet dipende da connessioni die-to-die compatte e ad alta velocità. Il fattore chiave è l'interposer, uno strato intermedio, spesso silicio, sotto i die che instrada i segnali in modo molto simile a una piccola scheda a circuito stampato. Interposer migliori significano un accoppiamento più stretto e uno scambio di segnali più rapido.
Il packaging avanzato migliora anche l'erogazione di potenza. Densi array di minuscole connessioni metalliche tra i die forniscono ampi percorsi per corrente e dati anche in spazi ristretti, consentendo trasferimenti ad alta larghezza di banda e sfruttando al contempo in modo efficiente l'area limitata del package.
L'approccio più diffuso oggi è l'integrazione 2.5D: il posizionamento di più die affiancati su un interposer. Il passo successivo è l'integrazione 3D, che impila i die verticalmente utilizzando vie passanti nel silicio (TSV) per una densità ancora maggiore.
Combinando la progettazione modulare dei chip (separando funzioni e tipologie di circuito) con lo stacking 3D si ottengono semiconduttori più veloci, più piccoli e più efficienti dal punto di vista energetico. La collocazione congiunta di memoria e capacità di elaborazione offre un'enorme larghezza di banda per grandi set di dati, ideale per l'intelligenza artificiale e altri carichi di lavoro ad alte prestazioni.
L'impilamento verticale, tuttavia, comporta delle sfide. Il calore si accumula più facilmente, complicando la gestione termica e la resa. Per risolvere questo problema, i ricercatori stanno sviluppando nuovi metodi di confezionamento per gestire al meglio i vincoli termici. Ciononostante, lo slancio è forte: la convergenza di chiplet e integrazione 3D è ampiamente considerata un paradigma dirompente, destinato a portare avanti la fiaccola laddove la Legge di Moore si ferma.
Data di pubblicazione: 15-10-2025